

محاسبه توابع مثلثاتی توسط آرایه های سیستولیک و الگوریتم CORDIC

شادرخ سماوی* و روشنک کلیشادی**

دانشکده مهندسی برق و کامپیوتر، دانشگاه صنعتی اصفهان

(دریافت مقاله: ۷۸/۱۰/۱۳ - دریافت نسخه نهایی: ۷۹/۱۲/۱۴)

چکیده: توابع مثلثاتی از کاربردیترین توابع در پردازش سیگнаلهای دیجیتال اند. طرح ارائه شده در این مقاله توابع مثلثاتی را با استفاده از آرایه های سیستولیک^۱، محاسبه می کند. روش به دست آوردن این توابع برای زاویه θ بر اساس الگوریتم CORDIC^۲ است. سلول ساده و استانداردی که برای شبکه سیستولیک مطرح شده، نهایتاً با توجه به ورودیهای خاص سلولها، بهینه شده است. واحد کنترل و حافظه ROM از اجزای اصلی هر مدار CORDIC هستند و فضای بزرگی را اشغال می کنند. سخت افزار طراحی شده از این واحدها استفاده نمی کند به همین دلیل طرحی ساده و قابل گسترش است.

واژگان کلیدی: آرایه های سیستولیک - الگوریتم CORDIC - توابع مثلثاتی، FPGA

Computation of Trigonometric Functions by the Systolic Implementation of the CORDIC Algorithm

Sh. Samavi and R. Kelishadi

Department of Electrical Engineering, Isfahan University of Technology, Isfahan, Iran

Abstract: Trigonometric functions are among the most useful functions in the digital signal processing applications. The design introduced in this paper computes the trigonometric functions by means of the systolic arrays. The method for computing these functions for an arbitrary angle, θ , is the CORDIC algorithm. A simple standard cell is used for the systolic array. Due to the fixed inputs, in some cases, a number of the cells are optimized. The control unit and a read only memory are the essential parts of any CORDIC implementation. The introduced hardware does not use any of these two structures, which makes it a simple and expandable design.

Keywords: Systolic arrays, CORDIC algorithm, Trigonometric functions, FPGA

۱- مقدمه

تکنولوژی VLSI طرحهای خوب باید مدولار، یعنی دارای تنوع سلولی کم باشند. منظم بودن اتصال سلولها به یکدیگر و تکرار پذیری آن نیز مورد قابل توجهی است. دیگر نکته ای که وابستگی شدیدی به تکنولوژی پیاده سازی آن دارد. در

انتخاب معماری مناسب برای هر سیستم الکترونیکی


** - کارشناسی ارشد

* - استادیار

می باشند [۳و۴]. به همین دلیل ، الگوریتم CORDIC را کاندید مناسبی برای آرایه های سیستولیک یافتیم.

۲- توصیف الگوریتم CORDIC

نقطه P_i با مختصات (x_i, y_i) را به اندازه زاویه α_i دوران می دهیم و به نقطه P_{i+1} می رسیم [۵]. این مطلب در شکل (۱) نمایش داده شده است. هدف، محاسبه مختصات P_{i+1} بر حسب مختصات P_i است.



شکل ۱- دوران P_i به اندازه زاویه α_i

مختصات نقطه P_{i+1} یعنی (x_{i+1}, y_{i+1}) ، به صورت زیر به دست می آید

$$\begin{bmatrix} x_{i+1} \\ y_{i+1} \end{bmatrix} = \begin{bmatrix} \cos \alpha_i & -\sin \alpha_i \\ \sin \alpha_i & \cos \alpha_i \end{bmatrix} \begin{bmatrix} x_i \\ y_i \end{bmatrix} \quad (1)$$

در صورتی که بخواهیم تنها از شیفت و جمع یا تفریق استفاده کنیم معادله (۱) را بر $\cos \alpha_i$ تقسیم می کنیم ، در نتیجه معادله های زیر به دست می آیند

$$\frac{x_{i+1}}{\cos \alpha_i} = x_i - y_i \cdot \tan \alpha_i = x'_{i+1} \quad (2)$$

$$\frac{y_{i+1}}{\cos \alpha_i} = y_i + x_i \cdot \tan \alpha_i = y'_{i+1} \quad (3)$$

فرض کنید زاویه ای که می خواهیم تابع مثلثاتی را برای آن محاسبه کنیم θ باشد. این زاویه را می توان از جمع تعدادی

$$\theta \approx \sum_{i=0}^{h-1} d_i \cdot \alpha_i$$

باید رعایت شود کوتاهتر شدن خطوط ارتباطی بین سلولی است . اگر این ارتباط بین سلولهای مجاور باشد، خطوط ارتباطی کوتاهتر شده و تأخیرهای ناشی از آنها کاهش می یابد. عماری آرایه های سیستولیک به عنوان راه حلی برای مسائل بالاست . این عماری اولین بار توسط کونگ مطرح و به مرور زمان تکمیل شده است [۶و۷].

یک سیستم سیستولیک، ساختاری توری مانند از عناصر پردازشی یکسان^۳ منصل به هم است که هر یک قادر به انجام چند عمل ساده اند. داده ها که شامل عناصر ورودی و نتایج میانی هستند، بین سلولها جریان می یابند و ارتباط با محیط خارج تنها در سلولهای حاسه های صورت می گیرد. طرز کار آرایه های سیستولیک کاملاً شبیه ضربان قلب است که داده ها به جای خون به عناصر پردازشی وارد می شوند . هر سلول می تپد و نتیجه خروجی را به سلول بعدی می دهد. این عماری برای دسته گسترده ای از محاسبات که در آن عملیات روی هر فقره داده به صورت تکراری انجام می شود امکان پذیر است .

توابع مثلثاتی کاربردهای مهندسی متعددی دارند که می توان از سیستمهای رادار ، سیستمهای کنترل اتوماتیک و سیستمهای پردازش صوت و تصویر نام برد . در بسیاری از کاربردها مانند INS^۴ نیاز به محاسبه سینوس و کسینوس زوایا به صورت مکرر و مستمر است . این کار باید سریع و دقیق^۵ انجام شود و اهمیت آن به قدری است که تراشه های آنالوگی^۶ به این منظور طراحی شده است . روش های مختلفی برای محاسبه سخت افزاری توابع مثلثاتی وجود دارد . روش جستجو در جداول، روش تقریب چند جمله ای با استفاده از بسط تیلور، ترکیبی از دو روش قبل و روش رقم به رقم^۷ با استفاده از الگوریتم CORDIC، چند نمونه از آنهاست . الگوریتم CORDIC روشنی کارآمد برای محاسبه توابع مثلثاتی است . این الگوریتم ابتدا توسط ولدر [۶] معرفی شد. این الگوریتم قادر به محاسبه توابع مثلثاتی و متعالی^۸ با استفاده از تکرار شیفت و جمع یا تفریق روی عناصر است. عملیات تکرار پذیر و یکنواخت برای پیاده سازی توسط آرایه های سیستولیک مناسب

$$x_0 = \frac{1}{K} = \frac{1}{1.646760255} = 0.6072252936 \quad (10)$$

متغیر دیگری که به کار برده می شود z_i است که مقادیر زاویه را با آن تغییر می دهیم . مقدار اولیه z_i یعنی z_0 همان زاویه θ است. با توجه به مطالب ذکر شده، معادله های زیر ، بعد از مرحله تکرار، $\sin \theta, \cos \theta$ را تولید می کنند

$$x_{i+1} = x_i - d_i \cdot y_i \cdot 2^{-i} \quad (11)$$

$$y_{i+1} = y_i + d_i \cdot x_i \cdot 2^{-i} \quad (12)$$

$$z_{i+1} = z_i - d_i \cdot \tan^{-1} 2^{-i} \quad (13)$$

در این معادله ها d_i وابسته به علامت z_i است. یعنی اگر $z_i < 0$ آن گاه ، $d_i = -1$ و اگر $z_i \geq 0$ آن گاه ، $d_i = 1$

معادله های (11) تا (13) ، معادله های اصلی CORDIC هستند که با مقادیر اولیه ذکر شده در معادله (14) محاسبات شروع می شود و بعد از h مرحله تکرار x_h و y_h به ترتیب $\cos \theta$ و $\sin \theta$ را نشان می دهند.

$$x_0 = \frac{1}{K}, \quad y_0 = 0, \quad z_0 = \theta \quad (14)$$

در الگوریتم CORDIC زاویه θ به باینری تبدیل شده و به عنوان z_0 وارد می شود ، $y_0 = 0$ و $x_0 = 0.1001101101110011$ که معادل عدد به دست آمده از معادله (10) است . دیگر [Y] نشان داده است که اعداد n بیتی در سیستم باینری، بعد از n مرحله تکرار جواب دقیقی را خواهند داد.

۳- پیاده سازی

در این بخش راه حلی ساخت افزاری را برای اجرای سیستولیک الگوریتم CORDIC ارائه می دهیم . داده ها در مدار پیشنهادی ۱۶ بیتی و با نمایش ممیز ثابت^۸ در نظر گرفته شده اند. برای z ، محل قرار گرفتن ممیز بین بیتها هشتم و نهم است، یعنی ۸ بیت ارقام صحیح و ۸ بیت ارقام اعشاری داریم . x و y دو عدد کاملا اعشاری هستند .

عنصر پردازشی در شکل (۲) ، اساس ساختمان آرایه سیستولیک طراحی شده را نشان می دهد.

برای سهولت در انجام محاسبات مقدار α_i را به صورت $\alpha_i = \tan^{-1} 2^{-i}$ انتخاب می کنیم . بنابراین چنانچه محاسبات در مبنای دو انجام شود، عباراتی که باید در $\tan \alpha_i = 2^{-i}$ ضرب شوند فقط شیفت داده می شوند .

مقدار d_i می تواند ۱ یا -۱ باشد . همواره با $d_0 = 1$ و $\alpha_0 = 45^\circ$ شروع می کنیم و بر حسب اینکه θ از 45° درجه کوچکتر یا بزرگتر باشد ، d_i مرحله بعدی ۱ یا -۱ انتخاب می شود . بعد از h بار تکرار، محاسبات به سمت θ مورد نظر همگرا می شود. می توان عبارات زیر را از معادله های (۲) و (۳) به دست آورد

$$x'_h = \frac{x_0}{\cos \alpha_0 \cdot \cos \alpha_1 \dots \cos \alpha_{h-1}} \cdot \cos(\alpha_0 + \alpha_1 + \dots + \alpha_{h-1}) \quad (4)$$

$$y'_h = \frac{x_0}{\cos \alpha_0 \cdot \cos \alpha_1 \dots \cos \alpha_{h-1}} \cdot \sin(\alpha_0 + \alpha_1 + \dots + \alpha_{h-1}) \quad (5)$$

اگر $x_0 = \cos \alpha_0 \cdot \cos \alpha_1 \dots \cos \alpha_{h-1}$ انتخاب شود. آن گاه $x'_h = \cos \theta$ و $y'_h = \sin \theta$ به دنبال نشان می دهیم که x_0 مقداری ثابت است و تابعی از θ نیست


$$K = \frac{1}{\cos \alpha_0 \cdot \cos \alpha_1 \dots \cos \alpha_{h-1}} = \prod_{i=0}^{h-1} \left(\frac{1}{\cos \alpha_i} \right) = \prod_{i=0}^{h-1} \left(1 + \frac{\sin^2 \alpha_i}{\cos^2 \alpha_i} \right)^{\frac{1}{2}} \quad (7)$$

$$K = \prod_{i=0}^{h-1} \left(1 + \tan^2 \alpha_i \right)^{\frac{1}{2}} = \prod_{i=0}^{h-1} \left(1 + (2^{-i})^2 \right)^{\frac{1}{2}} = \prod_{i=0}^{h-1} \sqrt{1 + 2^{-2i}} \quad (8)$$

در محاسبه K ، با در نظر گرفتن ۹ رقم اعشار، برای مقادیر $i \geq 16$ عبارت $\sqrt{1 + 2^{-2i}}$ برابر ۱ می شود، بنابراین مقدار حداقل را برای i همان شانزده در نظر می گیریم

$$K = \prod_{i=0}^{16} \sqrt{1 + 2^{-2i}} = 1.646760255 \quad (9)$$

با توجه به معادله (۹) مقدار x_0 وقیتی تعداد مراحل تکرار ۱۶ است به صورت زیر مشخص می شود



شکل ۲ - عنصر پردازشی اصلی ساختمان آرایه سیستولیک


یعنی در ستون اول برای x و z $d_{in}=0$ و برای y ، $d_{in}=1$ منظور شده است، بنابراین مقادیر اولیه به شکل معادله‌های (۱۵) به ستون اول وارد می‌شوند.

$$\begin{aligned}
 z: \quad & d_{in} = C_{in} = 1 \\
 & z_0 = \theta = A_{16,1} \dots A_{9,1} \dots A_{8,1} \dots A_{1,1} \\
 & \tan^{-1} 2^0 = 45 = 00101101.00000000 = \\
 & B_{16,1} \dots B_{9,1} \dots B_{8,1} \dots B_{1,1} \\
 x: \quad & d_{in} = C_{in} = 1 \\
 & 0.A_{32,1} \dots A_{17,1} = x_0 = 0.1001101101110011 \\
 & 0.B_{32,1} \dots B_{17,1} = y_0 = 0.0000000000000000 \\
 y: \quad & d_{in} = C_{in} = 0 \\
 & 0.A_{48,1} \dots A_{33,1} = y_0 = 0.0000000000000000 \\
 & 0.B_{48,1} \dots B_{33,1} = x_0 = 0.1001101101110011
 \end{aligned} \tag{۱۵}$$

همان‌طور که در شکل (۲) مشخص است در هر سلول، مکمل سلول پردازشی نیز در دسترس است. در ردیف شانزدهم گروه اول از این خروجی مکمل استفاده شده است. این ردیف جایی است که بیت علامت z محاسبه می‌شود. با توجه به روابط d_i ، مکمل بیت علامت z ، در مرحله بعد کنترل کننده جمع یا تفریق برای x است و خود آن کنترل کننده جمع یا تفریق y است. بنابراین اگر در هر مرحله، خروجی $\overline{A_{16,n+1}}$ را به d_{in} سلول اول و سلول هفدهم (برای x) و خروجی $A_{16,n+1}$ را به d_{in} سلول سی و سوم (برای y) در مرحله بعد وصل کنیم، به این ترتیب ستون بعد توسط بیت علامت ستون قبلی کنترل می‌شود.

$$\begin{aligned}
 n &= 1, 2, \dots, 16 \\
 m &= 1, 2, \dots, 16 \\
 d_{in} &= d_{out} \\
 \text{if } d_{in} = 0 \text{ then} \quad & A_{m,n+1} = A_{m,n} + B_{m,n} \\
 \text{if } d_{in} = 1 \text{ then} \quad & A_{m,n+1} = A_{m,n} - B_{m,n}
 \end{aligned}$$

در شکل بالا m به ترتیب ردیف پردازش و مرحله پردازش هستند. اعداد ۱۶ بیتی بوده لذا ۱۶ مرحله پردازش داریم یعنی $n=1, \dots, 16$. هر سلول قادر به پردازش یک بیت است. به این ترتیب برای پردازش ۳ عدد ۱۶ بیتی x و z احتیاج به ۴۸ سلول در هر مرحله داریم. بنابراین شبکه سیستولیک مورد نظر دارای ۴۸ ردیف و ۱۶ ستون است. هر سلول پردازشی در واقع یک واحد استاندارد CAS^۹ است که مدار داخلی آن در شکل (۳) آمده است. ۱۶ ردیف اول (گروه z) برای پردازش z ، از ردیف ۱۷ تا ردیف ۳۲ (گروه x) برای پردازش x و از ردیف ۳۳ تا ردیف ۴۸ (گروه y) برای پردازش y به کار رفته اند. در سلولهای اولین ردیف هر گروه C_{in} و d_{in} به یکدیگر اتصال دارند. برای ستون اول زاویه $z_0 = \theta$ وارد می‌شود. این زاویه مثبت است، لذا در ستون اول برای به دست آوردن x و z تفریق و برای به دست آوردن y جمع داریم.



شکل ۳ - شماتیکی یک سلول CAS

ظاهر شود . خروجیهای $A_{m,n}$ ¹⁷ جواب نهایی هستند، معادله‌های (16) و (17) .

$$x_{16,16}x_{15,16} \dots x_{1,16} = A_{32,17} \quad A_{31,17} \dots A_{17,17} = \cos z_0 \quad (16)$$

$$y_{16,16}y_{15,16} \dots y_{1,16} = A_{48,18} \quad A_{47,17} \dots A_{33,17} = \sin z_0 \quad (17)$$

بعد از گذشت شانزده پالس اولیه، مانند هر ساختار سیستولیک، با هر پالس ساعت نتیجه محاسبات برای یک زاویه تولید می‌شود. عبارتهاي زیر نتیجه محاسبات را برای زاویه 42° نشان می‌دهند

$$\begin{aligned} x &= \cos 42 = 1011111000111101 = 0.743118284 \\ y &= \sin 42 = 1010101101001011 = 0.669113294 \end{aligned} \quad (18)$$


در مقایسه با نتایجی که نرم افزار matlab تولید می‌کند، برای $\cos 42^\circ$ ، 0.00357% و برای $\sin 42^\circ$ ، 0.00259% خطای نسبی داریم . واضح است که اگر محاسبات توسط اعداد باتعداد بیشتری انجام گیرد، کاهش خطأ محسوس‌تر است.

۴- بهینه سازی

در این بخش قصد بهینه سازی طرح را داریم . منظور از بهینه سازی در اینجا ، ساده کردن بعضی از سلولهای مدار است که دارای ورودیهای ثابت‌اند . واضح است که این کار، یکنواختی ساختار را به هم می‌زند و تاثیر چندانی در کم کردن تأخیر مدار نخواهد داشت زیرا در ساختارهای سیستولیک پریوود ساعت تابعی از تاخیر کنترین مرحله است .

مدار شکل (۳) را در سطح ترانزیستور به طرق مختلف می‌توان پیاده سازی کرد . تعداد ترانزیستورهای مصرف شده تابعی از تکنولوژی به کار رفته ، خواهد بود . به عنوان مثال، شکل (۵) یک نوع پیاده سازی را در تکنولوژی CMOS نشان می‌دهد . حتی در تکنولوژی CMOS هم می‌توان این مدار را به طرق متفاوتی طراحی کرده اند که بعضاً تعداد ترانزیستور بیشتر یا کمتری نسبت به شکل (۵) دارند . هدف از آنچه در ادامه می‌آید این است که مدار پایه شکل (۳) را با هر ساختار

با اتصال d_{in} به ۱۶ بیت عدد، پردازش یکسان روی هر ۱۶ بیت انجام می‌شود. این انتشار توسط اتصال d_{out} سلول m به d_{in} سلول $m+1$ ام در یک ستون انجام می‌گیرد . ورودیهای $A_{m,n}$ از خروجیهای $A_{m,n+1}$ مرحله قبل مستقیماً وارد می‌شوند . هر بیت که پردازش می‌شود، بیت نقلی خروجی آن $C_{out,m}$ به بیت نقلی ورودی سلول ردیف بعد $(C_{in,m+1})$ منتقل می‌شود. ورودیهای B برای گروه z ، در هر مرحله، $i = 0, \dots, 15$ برای $\tan^{-1} 2$ هستند که به صورت باينري محاسبه شده و به $B_{m,n}$ وارد می‌شوند. (۱) وارد می‌شوند . هر مرحله بايد شیفت داده x شوند و به B های مرحله بعد وارد شوند . شیفت داده شده x به B های مرحله بعد گروه y یعنی سلولهای ردیف ۳۳ تا ۴۸ وصل می‌شود و شیفت داده شده y به ورودیهای B مرحله بعد گروه x یعنی سلولهای ردیف ۲۲ تا ۱۷ اتصال می‌یابد . شکل (۴) بخش کوچکی از آرایه که متعلق به گروه x ، ردیفهای ۲۰ تا ۲۳ و مراحل هفتم تا یازدهم است را نشان می‌دهد. سیگنال ساعت به تمام Latch های مدار متصل است. این سیگنال را با خطوط نقطه چین و Latch ها را با دایره‌های کوچک در شکل (۴) نمایش داده‌ایم. همه ورودیهای سلولها قبل از ورود از یک Latch عبور می‌کنند . از مدار Latch برای جلوگیری از تداخل داده های ورودی سلولها استفاده می‌شود. بعد از اولین پالس ساعت، مقادیر اولیه و زاویه وارد ستون اول می‌شود. در سلولهای گروه z عمل تفريق و در سلولهای گروه y عمل جمع صورت می‌گیرد. خروجی هر مرحله وارد Latch شده، $\overline{A_{16,2}}$ توسط یک Latch وارد d_{in} سلول اول ستون دوم می‌شود. همین عدد توسط یک Latch دیگر به d_{in} سلول هفدهم ستون دوم وارد می‌شود . بعد از اعمال پالس دوم، همه خروجیها به ورودیهای مرحله دوم می‌روند و مرحله اول، زاویه دیگری و مقادیر اولیه را می‌گیرد. پردازش روی عناصر هر دو ستون انجام می‌شود و به همین ترتیب ادامه می‌یابد تا محاسبات مربوط به زاویه θ ، در خروجی مرحله شانزدهم




شکل ۴- بخشی از شبکه سیستولیک

گام اول بهینه سازی

همان‌طور که در شکل (۳) مشخص است، d_{in} و $B_{m,n}$ مشخص است، $B_{m,n} = 0$ باشد، حاصل ورودی‌های یک گیت XOR هستند. اگر $B_{m,n} = 1$ باشد، حاصل XOR آن با d_{in} ، خود d_{in} خواهد بود و اگر $B_{m,n} = 0$ باشد، حاصل XOR آن با d_{in} مکمل d_{in} ($\overline{d_{in}}$) خواهد بود. بنابراین، حاصل XOR آن با d_{in} مکمل d_{in} ($\overline{d_{in}}$) خواهد بود. در حالت اول ($B_{m,n} = 0$)، می‌توان XOR را حذف کرد. در حالت دوم ($B_{m,n} = 1$)، می‌توان d_{in} را به ورودی F.A وصل کرد، این سلوول را مستقیماً d_{in} را به ورودی A می‌داند. این سلوول ۲۸ ترانزیستور دارد و به علت $^{10}OCAS1$ نامید. این سلوول ۲۸ ترانزیستور دارد و به علت حذف XOR، ۶ عدد از ترانزیستورها کم می‌شود. یعنی با جایگزینی $^{10}OCAS1$ ، ۶ عدد ترانزیستور کمتر استفاده می‌شود. در حالت دوم ($B_{m,n} = 1$) می‌توان XOR را حذف کرد و d_{in} را بعد از عبور دادن از یک NOT به ورودی B جمع کننده

ترانزیستوری که داشته باشد می‌توان ساده کرد. به همین منظور مدار شکل (۵) را به عنوان مبنا فرض می‌کنیم و بهینه سازی را بر اساس تعداد ترانزیستوری که از این شکل کم می‌شود به پیش می‌بریم. برای پیاده سازی‌های دیگر نیز می‌توان همین بحث را تعمیم داد.

آرایه سیستولیک این طرح دارای $48 \times 16 = 768$ سلوول پردازشی و تعداد Latch به کار رفته برای هر ستون، ۸۳ عدد است. پس برای کل ۱۶ ستون $16 \times 83 = 1328$ عدد در Latch داریم. با توجه به اینکه سلوول پردازشی از ۳۴ ترانزیستور و مدار داریم. از ۱۸ ترانزیستور ساخته شده است، بنابراین مدار از تعداد ۵۰۰۱۶ ترانزیستور ساخته می‌شود. بهینه سازی را در چهار گام توضیح می‌دهیم.



شکل ۵- یک ساختار ترانزیستوری برای مدار CAS


باید شیفت شوند که از مرحله دوم این کار شروع می شود که این مرحله را در گام سوم بهینه می کنیم. تعداد صفرها از مرحله سوم تا مرحله شانزدهم ۲۳۸ است که به همین تعداد سلول به OCAS1 تبدیل می شود. بنابراین ۱۴۲۸ ترانزیستور از مدار کاسته می شود و ۲۳۸ عدد Latch برای ورود $B_{m,n}$ از مدار حذف می شوند. در مجموع در گام اول، ۳ مورد بهینه سازی شد که در آن ۲۷۷۰ ترانزیستور و Latch ۲۳۸ حذف شد.

گام دوم بهینه سازی


گام دوم برای ساده سازی ستون اول گروه z است. در این ستون، $d_{in}=1$ است. می دانیم که اگر $B_{m,n}=0$ باشد، سلول OCAS1 و اگر $B_{m,n}=1$ باشد، سلول OCAS2 را می توان به کار برد. با توجه به ساده سازی گیتها، توابع (۱۹) و (۲۰) را

وصل کرد. این سلول را OCAS2 می نامیم. این سلول از ۳۰ ترانزیستور ساخته شده است، بنابراین جایگزینی ۴، ۴ ترانزیستور از مدار کم می کند.

ورودیهای $B_{n,m}$ برای گروه z همگی $\tan^{-1} 2^{-i}$ مقادیری ثابت اند. ستون اول z در گام دوم بهینه می شود. جمعاً تعداد صفرها از مرحله دوم تا مرحله شانزدهم ۱۹۱ عدد است. بنابراین ۱۹۱ سلول به OCAS1 تبدیل می شود و ۱۱۴۶ ترانزیستور کاهش می یابد. تعداد یکها، از مرحله دوم تا مرحله شانزدهم، ۴۹ عدد است. بنابراین ۴۹ سلول به OCAS2 تبدیل شده و ۱۹۶ ترانزیستور از مدار کاسته می شود. می دانیم که به ازای هر شیفت به راست، یک صفر در موضع پරارزش وارد می شود. گروههای z و x در هر مرحله



شکل ۶ - سلولهای بهینه شده در گام اول



شکل ۷ - سلولهای بهینه شده در گام دوم

سلول نهم ستون اول دارای $C_{in}=1$ (حاصل از سلوول هشتم) و $B_{9,1}=1$ است. بنابراین سلوول OCAS4 را جایگزین آن می کنیم . با توجه به $d_{in}=1$ ، آن را حذف کرده و بیت نقلی خروجی سلوول که همان $A_{9,1}$ است ، به C_{in} بعدی متصل می شود . $A_{9,1}$ را به یک NOT وارد می کنیم، خروجی آن را به $A_{9,2}$ وصل می کنم. در این حالت با حذف سلوول اصلی و جایگزینی یک NOT ، ۳۲ ترانزیستور از مدار کاسته می شود. در سلوول شانزدهم ستون اول ورودیهای $B_{16,1}, A_{16,1}$ همواره صفرند. $B_{16,1}$ که عدد ثابتی است ($\tan^{-1} 2 = 45^\circ$) و نیز به دلیل قرار گیری زاویه ورودی بین صفر و 90° $A_{16,1}$ همیشه ثابت است، همواره بیت شانزدهم صفر دارند (بیت هشتم صحیح). از آنجا که $B_{16,1}=1$ است، پس یک سلوول OCAS3 داریم که ساده سازی روی آن انجام می شود و خروجی \overline{C}_{in} را داریم. در سلوول شانزدهم محاسبه بیت نقلی خروجی ضرورتی ندارد. بنابراین سلوول اصلی را حذف می کنیم و به جای آن یک NOT قرار می دهیم که ورودی آن C_{out} سلوول پانزدهم است. خروجی این NOT را به $A_{16,2}$ اتصال می دهیم. این خروجی به عنوان d_{in} مرحله بعدی برای گروههای z و x است. ورودی این NOT نیز به d_{in} برای گروه y مرحله بعد وصل می کنیم . با این کار ۳۲

و (۲۰) را برای $B_{m,n}=0$ و $d_{in}=1$ با $A_{m,n}=1$ داریم

$$Cout = A_{m,1} + C_{in} , \text{ SUM} = A_{m,1} \cdot C_{in} + \overline{A_{m,1}} \cdot \overline{C_{in}} \quad (19)$$

$$Cout = A_{m,1} \cdot C_{in} ,$$

$$\text{SUM} = \overline{A_{m,1}} \cdot C_{in} + A_{m,1} \cdot \overline{C_{in}} \quad (20)$$

سلول OCAS3 و OCAS4 توابع بالا را پیاده سازی می کنند.

این سلولهای ۱۲ ترانزیستور دارند، یعنی با قرار دادن هر کدام ترانزیستور از مدار پایه کاسته می شود .

برای اولین سلوول اولین ستون همواره $B_{1,1}=0$ است.

بنابراین سلوول OCAS3 را جایگزین آن می کنیم. پس از ساده سازی به علت یک بودن C_{in} ، این سلوول را حذف می کنیم و به ورودی $A_{1,2}$ را وصل می کنیم. بیت نقلی ورودی (C_{in}) برای سلوول دوم، ستون اول، نیز ۱ می شود. این سلوول (سلول دوم، ستون اول) و شش سلوول بعد از آن (سلول سوم تا سلوول هشتم در ستون اول) همگی دارای سلوول هشتم در ستون اول) هستند، پس شرایط بالا برای آنها نیز صادق است. یعنی مجموعاً ۸ سلوول اول ستون اول را می توانیم حذف کنیم و $A_{m,1}$ را به $A_{m,2}$ وصل می کنیم و با این کار ۸ سلوول اصلی و ۸ عدد Latch ورودی آنها را حذف کنیم. این کار ۲۷۲ ترانزیستور را از مدار کم می کند.

$$Cout = d_{in} + C_{in}, SUM = d_{in}C_{in} + \bar{d}_{in}\cdot\bar{C}_{in} \quad (25)$$

$$Cout = \bar{d}_{in}\cdot C_{in}, SUM = d_{in}C_{in} + \bar{d}_{in}\cdot\bar{C}_{in} \quad (26)$$

$$Cout = C_{in}\cdot\bar{d}_{in}, SUM = C_{in}\cdot\bar{d}_{in} + \bar{C}_{in}\cdot d_{in} \quad (27)$$

برای معادله (۲۴) سلول OCAS5 را داریم که از سلول ۲۲ ترانزیستور کمتر دارد. در ستون دوم برای اصلی، ۲۲ ترانزیستور می‌شود. در ستون دوم برای $m=19,30,35,46$ ورودیهای $B_{m,2}, A_{m,2}$ هر دو صفرند. با این جایگزینی ۸۸ ترانزیستور را عدد ۸ از سلولها کاسته می‌شود.

معادله (۲۵) سلول OCAS6 را نتیجه می‌دهد. در ستون دوم برای $m=18,23,26,29,32,34,39,42,45,48$ حالت $A_{m,2}=0$ و $B_{m,2}=1$ را داریم، هر سلول ۱۲ ترانزیستور داشته و با این ۱۰ مورد جانشینی، ۲۲۰ ترانزیستور را عدد ۲۰ از Latch از مدار کم می‌شود.

معادله (۲۶) سلول OCAS7 را با ۱۲ ترانزیستور نتیجه می‌دهد. در ستون دوم حالت $B_{m,2}=1$ و $A_{m,2}=0$ برای سلولها وجود دارد، پس ۸ سلول را می‌توان با OCAS7 عوض کرده و ۱۷۶ ترانزیستور و ۱۶ Latch از سلولها را کم کنیم.

سلول OCAS8 معادله (۲۷) را می‌سازد که ۱۲ ترانزیستور دارد. ورودیهای $A_{m,2}$ و $B_{m,2}$ در ستون دوم برای $m=17,21,22,25,37,38,41,44,28,33$ هر دو ۱ هستند، پس با جایگزینی این سلولها ۲۲۰ ترانزیستور و ۲۰ عدد سلولها کم می‌شود. در کل گام سوم تعداد ۱۷۹۲ ترانزیستور و ۱۲۸ Latch از مدار کاهش می‌یابد.

گام چهارم بهینه سازی

در محاسبه بیت شانزدهم x, y و z احتیاجی به محاسبه بیت نقلی نداریم. در گام دوم، سلول شانزدهم واقع در ستون اول، بهینه شد و در آن Cout را دیگر محاسبه نکردیم. در گام سوم، سلول سی و دوم و چهل و هشتم ستون اول کلا حذف شدند. در ستون دوم سلولهای سی و دوم و چهل و هشتم دارای ورودیهای $B_{322}=0, A_{322}=1, A_{482}=1$ بودند که سلول OCAS6 جایگزین آنها شد. در این سلولها باید

ترانزیستور از مدار کاسته می‌شود. Latch های ورودی این سلول نیز حذف می‌شود. پس ۱ عدد Latch از کل مدار کم می‌شود. ده سلول این ستون با مطالب بالا بهینه شد، از ۶ سلول باقی مانده ۳ عدد دارای $B_{m,1}=0$ هستند ($m=10,13,15$)، که با OCAS3 می‌شوند و ۶۶ ترانزیستور از مدار کم می‌کنند و ۳ عدد دارای $B_{m,1}=1$ هستند ($m=11,12,14$) که هر سه با OCAS4 می‌شوند و ۶۶ ترانزیستور را حذف می‌کنند. در مجموع در گام دوم ۹ عدد Latch و ۴۶۸ عدد ترانزیستور حذف می‌شود.

گام سوم بهینه سازی

در مرحله اول برای گروه x ، ($m=32\dots 17$ و $m=33\dots 48$)، عمل تغیریق و برای گروه y عمل جمع ($m=40\dots 33$ و $m=34\dots 48$) داریم. برای x ورودیهای $A_{m,1}$ و $B_{m,1}$ به ترتیب y_0, x_0 هستند بنابراین

$$A_1 - B_1 = X_0 - Y_0 = X_0 - 0 = X_0 \quad (21)$$

و برای y ورودیهای $A_{m,1}$ و $B_{m,1}$ به ترتیب x_0, y_0 هستند یعنی


$$A_1 + B_1 = Y_0 + X_0 = 0 + X_0 = X_0 \quad (22)$$

با توجه به معادله های (۲۱) و (۲۲)، خروجی x و y همان x می‌شود، بنابراین کل ۳۲ سلول مربوط به x و y ، ($m=17,\dots,48$) را در ستون اول حذف می‌کنیم. این حذف ۶۴ عدد Latch و ۱۰۸۸ ترانزیستور را از مدار کم می‌کند. ورودیهای $A_{m,2}$ برای x ($m=17,\dots,32$) و ورودیهای $B_{m,2}$ برای y ($m=33,\dots,48$)، هر دو x_0 هستند و ورودیهای $B_{m,2}$ برای هر دو سری (x, y) یکی شیفت یافته x_0 هستند، بنابراین

$$\begin{aligned} A_{32,2} A_{31,2} \dots A_{17,2} &= 1001101101110011 \\ B_{32,2} B_{31,2} \dots B_{17,2} &= 0100110110111001 \\ A_{48,2} A_{47,2} \dots A_{33,2} &= 1001101101110011 \\ B_{48,2} B_{47,2} \dots B_{33,2} &= 0100110110111001 \end{aligned} \quad (23)$$

به ازای حالت های مختلف $A_{m,2}$ و $B_{m,2}$ سلول اصلی به سلولهای ساده تر تبدیل می‌شود. برای $B_{m,2}=0$ و $B_{m,2}=1$ ، $A_{m,2}=1$ و $B_{m,2}=0$ ، $A_{m,2}=0$ و $B_{m,2}=1$ و $A_{m,2}=1$ و $B_{m,2}=1$ به ترتیب معادله های (۲۴) تا (۲۷) را داریم.

$$Cout = d_{in} \cdot C_{in}, SUM = d_{in} \bar{C}_{in} + \bar{d}_{in} C_{in} \quad (24)$$



شکل ۸- سلولهای بهینه شده در گام سوم

در هر پالس ساعت یک زاویه را دریافت کرده و با رفتار خط لوله ای^{۱۱} در هر پالس همزمان Sin و Cos یک زاویه را تولید کند. بازدهی^{۱۲} این ساختار تابعی از بزرگی کلمات و دقیقت محاسبات نیست. طرح ارائه شده را می‌توان برای افزایش دقیقت، گسترش داد. به ازای هر بیت افزایش دقیقت به سه ردیف و یک ستون اضافی نیاز است.

طرح پیشنهادی، توسط نرم افزار Foundation شرکت Xilinx برای پیاده سازی روی تراشه FPGA شماره XC4020XL شبیه سازی شد. این شبیه سازی صحت عمل طرح را نشان داد. از عدد ۷۸۴ CLB تراشه مذکور ۷۶۸ عدد مصرف شد و تأخیری برابر با ۵۲.۲ns برای هر یک از مراحل شانزده گانه طرح، ثبت شد. به این ترتیب فرکانس تپش ۱۹.۱۵MHz تعیین شد.

جزء جدا ناپذیر طرحهایی که تا کنون براساس الگوریتم CORDIC بناسنده اند ROM است. کانتابوترا [۸] در طراحی خود سه پالس ساعت را به خواندن ROM اختصاص داده است. در مدار پیشنهادی ما ROM که سطح بزرگی از تراشه را اشغال می‌کند کاملاً حذف شده است. پالیوراس [۹] نیز با درونیابی و استفاده از جداول (۱۶ کیلو بیت حافظه) و ۸۵۰۰

قسمت مربوط به تولید Cout را حذف کنیم، بنابراین ۱۲ ترانزیستور از مدار کم می‌شود..

بقیه سلولهای مدار در ردیفهای شانزدهم، سی و سوم و چهل و هشتم OCAS2 یا OCAS1 استفاده نشده است و به این ترتیب یک NOT خروجی Cout استفاده نشده است و برای ستون دوم، سلول شانزدهم و در دیگر ستونها، سلولهای شانزدهم، سی و دوم و چهل هشتم، یک NOT حذف می‌شود. مجموعاً ۴۳ عدد NOT حذف می‌شود که ۸۶ ترانزیستور از مدار می‌کاهد. پس در این ۹۸ گام ترانزیستور حذف می‌شود.

در کل چهار گام بهینه سازی ۳۷۵ مدار Latch حذف شد ۶۷۵۰ ترانزیستور از مدار می‌کاهد، تعداد ترانزیستور حذف شده نیز در طی این چهار مرحله ۵۱۲۸ عدد است، بنابراین تعداد کل ترانزیستورهای حذف شده ۱۱۸۷۸ عدد است، که ۲۳/۷۵ درصد کل ترانزیستورهاست.

۵- نتیجه گیری

در این مقاله یک روش سخت افزاری محاسبه Sin و Cos به صورت سیستولیک ارائه شد. مدار ارائه شده قادر است

در تمام پیاده سازیهای CORDIC واحد کنترل پیچیده‌ترین بخش سخت افزار است که با گسترش مدار نیاز به طراحی مجدد و عموماً پیچیده تری دارد. در این مقاله واحد کنترل کاملاً حذف شده است که نبود آن در موقع گسترش طرح و افزایش دقت می‌تواند مزیت بزرگی باشد.

گیت (هر گیت معادل یک NAND دو ورودی) به تاخیر $3t_{MAC}$ می‌رسد. هر t_{MAC} تاخیر محاسبه در عمل ضرب و جمع^{۱۳} است. حال آنکه مدار پیشنهادی مقاله حاضر تاخیری به مراتب کمتر از طرح پالیوراس دارد. دلیل این امر هم وجود ساختار خط لوله‌ای و استفاده از عمل جمع در هر مرحله به جای عمل ضرب است.

واژه نامه

- | | | |
|---|----------------------------|---------------------------------------|
| 1. systolic arrays | 5. AD 639 | 10. Optimized-Controlled-Add-Subtract |
| 2. coordinate rotation digital computer | 6. digit by digit | 11. pipeline |
| 3. processing element | 7. transentalent | 12. throught-put |
| 4. inertial navigation system | 8. fixed point | 13. multiply-accumulate (MAC) |
| | 9. controlled add-subtract | |

مراجع

1. Kung , H.T., "Why Systolic Architectures?," *IEEE Transactions on Computers*, pp.37-46, Jan. 1982.
2. Parhami, B., *Computer Arithmetic: Algorithms and Hardware Designs*, Oxford University Press, 2000.
3. Johnson, K.T., Hurson, AR., And Shirazi, B., "General – Purpose Systolic Arrays," *IEEE Transactions on Computers*, vol. 26, No. 11, pp.20-31, Nov. 1993.
4. سماوی، ش.، و ثقیلی، ر.، "طراحی و پیاده سازی کمک پردازنده توابع متعدد توسط FPGA، مجموعه مقالات هشتمین کنفرانس مهندسی برق، دانشگاه صنعتی اصفهان، صص. ۲۰۶-۲۱۱، اردیبهشت ۱۳۷۹.
5. Dupart, J., and Muler, J.M., " The CORDIC Algorithm : New Result for Fast VLSI Implementation," *IEEE Transactions on Computers*, Vol. 42 , No. 2 , pp. 920-930 , Feb. 1993.
6. Volder, J.E., " The CORDIC Trigonometric Computing Technique," *IRE Transactions on Electronic Computers*, Vol. 8, pp. 330-334 , Sept. 1959.
7. Daggett, D.H., "Decimal – Binary Conversions in CORDIC," *IRE Transactions on Electronic Computers*, Vol. EC-8, No. 3, pp.335-339, Sept. 1959.
8. Kantabutra, V., "On Hardware for Computing Exponential and Trigonometric Functions," *IEEE Transactions on Computers*, Vol. 45, No. 3 , March 1996.
9. Palioras, V., et al , "A Floating – point Processor for Fast and Accurate Sine/Cosine Evaluation," *IEEE Transactions on Circuits and Systems*, Vol. 47, No. 5 , May 2000.